華為高調推「韜定律」！黃仁勳：對台積電不是威脅　台灣先進封裝已走近10年

輝達執行長黃仁勳昨（28）日晚間在台北「兆元宴」後受訪時回應表示，華為這項技術對華為而言是一項突破，但對台積電不是威脅。他指出，台積電與台灣在晶片堆疊、3D封裝、混合鍵合等技術上，已經投入將近10年，相關技術非常先進。

路透社報導指出，華為提出的「韜定律」不同於半導體產業長期依循的摩爾定律。摩爾定律強調透過縮小電晶體尺寸，提高晶片密度、效能與能源效率；華為則主張，當幾何微縮面臨限制時，可透過縮短資料傳輸時間、改善晶片內部結構與提高堆疊效率，提升整體系統效能。

報導指出，華為相關技術概念之一被稱為「LogicFolding」。華為希望透過更緊密整合邏輯、類比與記憶體電路，縮短訊號傳輸距離，進一步提高晶片速度、密度與能源效率。

華為長期受到美國出口管制限制，無法自由取得先進EUV微影設備與高階半導體技術。外界解讀，華為此時提出「韜定律」，顯示中國半導體業者在先進製程受限下，正尋求從晶片架構、先進封裝、3D堆疊與系統整合等方向突圍。

黃仁勳受訪時指出，華為採用晶片堆疊與3D封裝技術，可在不縮小半導體幾何線寬的情況下，增加晶體管數量。他表示，這對華為來說是一項很好的技術突破，但台積電與台灣相關技術已發展多年，因此不構成對台積電的威脅。

半導體業界人士指出，先進封裝與3D堆疊技術已成為高效能運算與AI晶片發展的重要方向。台積電近年在先進封裝、異質整合與混合鍵合等領域持續擴大布局，也是輝達等AI晶片大廠供應鏈的重要基礎。

路透社報導也提到，華為這項技術路線仍須面對散熱、良率、製造穩定性、設計工具、量產成本與客戶驗證等挑戰。產業分析人士認為，先進封裝與堆疊架構不只涉及設計概念，也需要完整製造能力與供應鏈支撐。

華為提出「韜定律」，使美中晶片競爭焦點從先進製程進一步延伸到晶片架構、封裝技術、資料傳輸效率與能源效率。未來中國半導體能否透過這類技術路線縮小與國際領先廠商差距，仍待實際量產與市場驗證。

台積電目前仍在先進製程與先進封裝領域維持領先地位。黃仁勳此次回應，也讓外界注意到，AI晶片競爭已不只取決於製程節點，先進封裝、3D堆疊、混合鍵合與系統整合能力，將成為下一階段半導體產業競爭的重要關鍵。