AI晶片愈做愈大、圓晶圓快裝不下！FOPLP競賽台灣領先　量產還卡3大技術關

一片圓形12吋晶圓，曾經是半導體製造最標準的世界；AI把這個標準逼到極限。當GPU、HBM與Chiplet必須塞進愈來愈大的封裝裡，晶片業開始把視線從圓形晶圓移向一塊塊大型方形面板。DIGITIMES 21日最新分析指出，AI算力需求推升封裝尺寸，扇出型面板級封裝FOPLP正成為下一代先進封裝主戰場，台灣目前處於領先位置。 

FOPLP最直接的誘惑就是「方的比較不浪費」。傳統Fan-Out Wafer Level Packaging使用圓形晶圓，愈靠近邊緣，能完整排列的大型封裝數量愈受限制；面板改用310×310毫米、510×515毫米甚至620×750毫米等方形規格，可以提升有效面積與單批產出。台積電正在推進的CoPoS也採310×310毫米面板，TrendForce預估2026年是設備與材料驗證的重要年份，2027年進入試產、2028年下半年瞄準量產。

台灣真正有意思的地方，是這場比賽不只有台積電。面板廠過去數十年累積的大尺寸玻璃搬運、精密對位、均勻鍍膜與大型基板處理能力，突然在AI封裝時代重新產生價值。TrendForce指出，台灣部分面板業者已在PMIC、RF等成熟製程應用上量產FOPLP，最大尺寸達620×750毫米；原本折舊多年的面板產線，因此有機會轉成先進封裝資產。

真正攔在量產前面的第一關，是翹曲。面板愈大，不同材料在加熱、冷卻時熱膨脹係數不同，基板愈容易像一張受熱的薄板彎曲；一旦平整度跑掉，後面的曝光、對位、接合與切割精度全部會受影響，良率立刻掉下來。台灣設備業者目前已把Warpage Control直接列為FOPLP與CoPoS的關鍵設備市場，相關學術研究也把熱機械應力與脫層視為量產核心問題。

第二關是大面積下仍要維持微米級甚至更細的線路與對位均勻性。在小晶圓上做到精準已不容易，尺寸放大後，面板不同位置的曝光、鍍膜、蝕刻與RDL厚度都必須高度一致；第三關則是良率與成本。面積愈大，一個局部缺陷可能同時拖累更多晶片，設備、材料與製程標準又尚未完全統一，如果良率爬升速度不夠快，理論上的面積成本優勢就可能被報廢率吃掉。TrendForce也指出，未來若進一步走向玻璃核心基板，TGV孔徑一致性、微裂縫、金屬填孔與動態對位還會帶來新難題。

因此，FOPLP不是「把圓晶圓換成方形」那麼簡單。它其實是在重新設計整套先進封裝工廠。

而台灣目前最有利的地方，也正是產業夠完整：晶圓代工、OSAT、面板、PCB、材料與設備商都在島內。AI晶片愈做愈大，先進封裝下一場競爭可能不再只是誰的晶圓製程最小，而是誰最先把一大片方形面板穩定、精準而且便宜地量產出來。

（圖片來源：AI生成）